This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

CLIPPEDIMAGE= JP401106456A

PAT-NO: JP401106456A

DOCUMENT-IDENTIFIER: JP 01106456 A

TITLE: SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

PUBN-DATE: April 24, 1989

INVENTOR-INFORMATION:

NAME

KURODA, HIROSHI TAKASE, YOSHIHISA

ASSIGNEE-INFORMATION:

NAME

MATSUSHITA ELECTRIC IND CO LTD

COUNTRY N/A

APPL-NO: JP62263435

APPL-DATE: October 19, 1987

INT-CL (IPC): H01L023/50; H01L023/28

US-CL-CURRENT: 257/666,257/787

ABSTRACT:

PURPOSE: To make an electrode terminal not to come off due to external force

and thermal strain by providing the end surface of a lead frame substrate with

a stair part having more than one step and performing molding with sealing

resin in a shape of covering the stair part.

CONSTITUTION: An IC chip 16 is mounted on the other main surface 14 of a die

pad 11, and a pad of the IC chip and the other main surface 14 of an electrode

terminal 12 are bonded with a wire 17 so as to be continuously molded with

sealing resin 18 on the almost level with one main surface 13 by a transfer $\ensuremath{\text{18}}$

method so that the electrode terminal and the main surface 13 of the die pad 11

may be exposed. At this time, a stair part 15 provided on a lead frame 20 is

also covered with sealing resin 18. Thereby, a reinforcing bar 19 exposed to

an end surface of sealing resin 18 is also of the same projection type so as to

have very strong structure against coming-off even to external force.

06/21/2001, EAST Version: 1.02.0008

19日本国特許庁(JP)

① 特許出願公開

四公開特許公報(A)

平1 - 106456

@Int_Cl_4

識別記号

厅内整理番号

❸公開 平成1年(1989)4月24日

H 01 L 23/50 23/28 G-7735-5F A-6835-5F

審査請求 未請求 発明の数 1 (全4頁)

公発明の名称 半導体集積回路装置

> 印特 頤 昭62-263435

> > 啓

久

❷出 · 関 昭62(1987)10月19日

勿発 明 者 黒

大阪府門真市大字門真1006番地 松下電器產業株式会社内

73発 明 者 砂田 頣

松下電器産業株式会社

大阪府門真市大字門真1006番地 松下電器產業株式会社内 大阪府門真市大字門真1006番地

砂代 理 弁理士 中尾 飯男

頲

外1名

1、発明の名称

半導体集積回路基置

2、 特許請求の範囲

複数の電極端子を有するリードフレームの一主 面の面積が、他の主面より狭く、とのリードフレ ームの断面形状は少たくとも1段以上の段差を持 つ良差部を有するものであり、半導体集積回路は 他の主面にマウントされ、少なくとも電極端子の 一主面を舞出した形で一主面とほぼ平坦に對止樹 脂が成形されている半導体集積回路装置。

3、発明の詳細な説明

産業上の利用分野

本発明は半導体集積回路をパッケージした半導 体集験回路装置に関するものである。

従来の技術

ポータブルな情報ファイルとしてのICカード はカードの一部化メモリ、マイクロブロセッサを 有する半導体集積回路装置を埋込んで、リーダー ライタを介して情報を き込み、読み出し、消去

する演算機能を持っているが、ISO規格により カード厚みは最大 0.84 ミリとされており、当然 半導体集積回路装置は更に薄くしかも厚み精度が 強く要求される。

当初半導体集積回路装置の装板はガラスエポキ シを基体とする両面基板が主流であったが、ガラ スエポキシ基板ではICカード用半導体集費回路 装置に要求する厚み精度を十分に満足させるもの ではなかった。

そとでガラスエポキシ基板の代りに厚み精度が よく半導体集積回路装置の総厚の厚み精度も向上 させられるリードフレームを基板とするICカー ド用半導体集積回路装置が提案された。とのIC カード用半導体集積回路装置の構造を第4図に示 し説明する。

複数本の電極端子1とダイパッド2を有するり ードフレームBの上記ダイパッド2に10チップ 3がマウントされ、上記ICチップ3のパッド (図示せず)と上記電極端子1 がワイヤ4 で接続 されており、少なくとも上記電極端子1の一主面 5 を露出した形で、しかも上記一主面 5 と任ぼ平 坦に封止樹脂 6 がトランスファ成形法により成形 された構造となっている。

ところが上記電復婦子1の上記一主面 5 は外部に属出し、上記電復婦子1の輝い側面を含む片りしたから、通常トリンスファ成形法で成形する上記對止掛別6 を接触しているの差形性をよくするために、種形別とはの差形性をから、当然上記電復子1との問題点を解決するのではとして、上記針止樹脂6との方法として、上記針止樹脂6との方法として、上記針止起電を強子1の一主面6の面積を他の主面7の面積を他の主面7の面積を分して(エッジにテーパをつけ合形形状とする)密着性の向上を図っている。

発明が解決しようとする問題点

このような半導体集積回路装置に用いるリードフレーム 8 の厚味は、半導体集積回路装置に総厚の制限があることから 0.1 5ミリ以下が通常用いられる。ところが對止機路 6 とリードフレーム 8

なる。この状態でカード化しカードの携帯中あるいは使用中に何らかの異物が切断面にできたパリ、あるいは電極端子自体にひっかかり電極端子をはがしてしまう可能性がある。このように電極端子がはがれたり、変形するとICカードとしての機能が全く失なわれることになる。

本発明は上記問題点を載み、外的な力、熱ひず み等に対しても電極端子がはがれて使用不能にな らないようなリードフレームの構造を提供するも のである。

問題点を解決するための手段

そして上記問題点を解決する本発明の技術的手段は、リードフレームの一主面の面積を他の主面より狭くし断面形状を凸型として一主面とほぼ平坦に封止樹脂を成形し、リードフレームの韓面を所定の距離、厚さでほぼ全辺にわたって封止樹脂で覆うように構成したものである。

作用

この構成により電極端子のほぼ全辺が封止樹脂 でおおわれているととから、電極端子を剝す外部

の他の主面でとの密着性を強化するために、リー ドフレーム8の断面をテーパ加工し、わずかに針 止樹脂 でリードフレーム8を覆う形としている が、リードフレームBの厚味が 0.1 5ミリと非常 に辟いため、封止樹脂8でリードフレーム8の雄 面を一部覆り形とした場合でもせいぜい厚味分の O. 16ミリ程度しか覆りことができず、嬉面にテ ーパをつけても封止樹脂6に対するリードフレー ム8の密着強度を築るしく向上させることはでき なかった。また前にも述べたが針止樹脂6には鮭 形剤が入っているため、リードフレームBとの密 着性が悪く、例えば熱衡撃試験を行った時に発生 する熱的ひずみによりリードフレーム8が利れる 可能性も生じてくる。更にトランスファ成形後リ ードフレーム8の補強パーを封止樹脂6の婚間に 沿ってほぼ平坦に金型にて切断して個片の半導体 集積回路装置にするわけであるが、補強パーの切 断面は金型で切断する際、わずかなパリが発生す ることと、完全に封止樹脂6の蟾面と平坦にする ことは不可能で、わずかに切断固が突き出る形と

からの力が加わらず、また熱街撃試験等による熱 ひずみに対しても電極端子が剥れることがないた め信頼性の高い半導体集積回路装置を作ることが 可能となる。

実施例

る構造のリードフレームである。このリードフレーム20の作製方法は一実施例として、まずブレス 機でストレートにパンチングした後続いて別の金型を用い同じくプレス機によりリードフレーム 20の婚面のみをプレスし所定の量だけ改差部15を作った。他の方法としてエッチングによる方法でも同様の改差部15を作ることは可能である。以上の説明はICチップを搭載するダイパッド11を有するリードフレーム20であるが、ダイパッド11の無い電極海子12のみのリードフレームでもかまわない。

1

以上述べた取付をリードフレーム20を用いた 半導体集積回路装置の製造プロセスを第3図 a ~ o に示す。これは第2図の A ~ A'の断面を扱わす ものである。ダイパッド11の他の主面14に I C チップ18をマウントし、上記IC チップ16 のパッド(図示せず)と上記電極端子12の他の 主面14をワイヤ17で接続し(第3図 a)、続いてトランスファ成形法にて上記電極端子12、 及びダイパッド11の一主面13を露出させるど

のではなく、パンプを利用したフリップチップポンディング方式でもかまわない。また同時にリードフレーム200他の主面側をエッチング、サンドプラストメッキ法等で租面化処理が施こされていても良い。更にダイパッド11が無くICチップ18が電極端子12にかかるようなリードフレーム20を用いる場合はICチップ18をマウントするダイボンド街路は絶縁性であることはいうまでもない。

発明の効果

本発明の半導体集段回路装置はリードフレーム 基板の端面に1段以上の段差部を設け、段差部を 種う形で封止樹脂にて成形しているため、外的を 力にも電極増子は剥れにくく、熱衝撃試験等の無 ひずみに対しても、電極増子ははがれないことか ち、信頼性の高いものを得ることが可能となる。 4、図面の簡単な説明

第1図は本発明の半導体集積回路装置の一実施例における電極端子部の拡大斜視図、第2図 a , b は本発明に用いたリードフレームの構造を示す

とく、上記一主面13とほぼ平坦に封止樹脂18 で成形する(第3凶b)。 との時リードフレーム 20に設けられた段差部15も上記封止樹脂18 で覆われる形となる。更に金型を用いて上記封止 樹脂18の端面に沿って補強パー1 を切断して 個片の半導体集積回路装置とする(第3図c)。 以上のペた半導体集積回路装置の電極端子部の拡 大國を第1図に示す。この第1図によれば電極端 子12の一主面と封止樹脂18はほぼ平坦に成形 されており、針止樹脂18に埋砂した電極端子12 の一部は、露出している一主面より広がっている 構造となっている。とのことは、電磁端子12の 嬉面に形成されている段差部16を完全に対止樹 履18が覆っていることになり、封止樹窟18の 端面に露出している補強パー19も同様の凸型で あることから外的な力に対しても非常に剥れに強 い存造となっている。

以上述べてきた実施例の中でICチップ16の パッドと電極端子12の接続にワイヤ11を用い ているが、ワイヤーポンディング法に限定するも

上面図と断面図、第3図a~cは本発明の半導体 集積回路装置の製造フローを示す断面図、第4図 は従来のリードフレームを用いた半導体集積回路 装置の構造を示す断面図である。

12……電振備子、13……一主面、14…… 他の主面、15……段差部、16……ICチップ、 17……ワイヤ、18……針止樹脂、19……補 強パー、20……リードフレーム。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名

-20



